

(12)特許協力条約に基づいて公開された国際公

(19) 世界知的所有権機関 国際事務局



t tidete en alian kara kandine kirki bidik eriki bidi kuli berki bidik intro kirik intro kiri bidizik intro kiri

(43) 国際公開日 2004 年6 月3 日 (03.06.2004)

PCT

(10) 国際公開番号 WO 2004/047173 A1

(51) 国際特許分類7:

H01L 25/065, 25/07, 25/18

(21) 国際出願番号:

PCT/JP2003/014731

(22) 国際出願日:

2003年11月19日(19.11.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-335855


2002年11月20日(20.11.2002) JP

(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区 芝五丁目 7番 1 号 Tokyo (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 枦山 一郎 (HAZEYAMA,Ichiro) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 曽川 禎道 (SOGAWA,Yoshimichi) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 山崎 隆雄 (YAMAZAKI,Takao) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 北城 栄 (KITA,JO,Sakae) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 藤巻 正憲 (FUJIMAKI, Masanori); 〒100-0011 東京都 千代田区 内幸町二丁目2番2号 富国生命ビル5階 Tokyo (JP).

/続葉有/

- (54) Title: SEMICONDUCTOR PACKAGE AND LAMINATED SEMICONDUCTOR PACKAGE
- (54) 発明の名称: 半導体パッケージ及び積層型半導体パッケージ



(57) Abstract: A semiconductor package comprising a semiconductor device chip, and a flexible substrate having a thermoplastic insulation resin layer. An electrode provided on the flexible substrate is connected with a specified electrode of the semiconductor device chip and is sealed by the thermoplastic insulation resin layer, and the flexible substrate is bent to provide electrodes on an electrode-forming surface and other surfaces. The flexible substrate has multi-layered wirings and forms a groove in the bending portion thereof or in an area including the bending portion, or forms a thin layer portion different in the number of wiring layers to form a cavity in a semiconductor device mounting portion. Then, the flexible substrate is bent at a specified position to form a semiconductor package independent of the outside dimension of the semiconductor device chip.

(57) 要約: 半導体パッケージは、半導体デバイスチップと、熱可塑性の絶縁樹脂層を有する可撓性基板からなる。可撓性基板に設けられた電極が前記半導体デバイスチップの所定の電極に接続されると共に、熱可塑性絶縁樹脂層により封止され、かつ、前記可撓性基板が折り曲げられて、電極の形成面とその他の面に電極が設けられる。この可撓性基板は配線が多層化され、可

VO 2004/047173





(81) 指定国 (国内): CN, US.

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

半導体パッケージ及び積層型半導体パッケージ

5 技術分野

本発明は、薄型の半導体パッケージ及び3次元的に積層された半導体パッケージに関し、特に、半導体デバイスの入出力端子数に依存せずにパッケージ化を容易にすることを可能にするパッケージ構造を改良した半導体パッケージ及び積層型半導体パッケージに関する。

10 背景技術

図22万至25は、特開平8-335663号公報に記載された従来の半導体パッケージを示す断面図である。図22に示す半導体装置は、配線パターン505の両面に絶縁フィルム510が積層されたインターポーザー基板502の電極パッド504と半導体チップ501の電極とを、導電体503で接続した後、インターポーザー基板502と半導体チップ501との間に絶縁樹脂509を挿入し、更に、インターポーザー基板502を半導体チップ501の側面から裏面まで折り曲げて、半導体チップ501の裏面でチップ表面が露出した領域に絶縁樹脂509を塗布することにより、インターポーザー基板502を半導体チップ501に接着させている。これにより、半導体チップ501からなるベアチップとほぼ同じサイズの小型半導体パッケージが得られる。この半導体装置では、インターポーザー基板502と半導体チップ501の表面とを、接着剤の役割を果たす絶縁樹脂509で接着している。

また、図23は、図22に示す半導体装置を、はんだバンプ507を接続材料 として積層したものであり、ベアチップとほぼ同じサイズの小型3次元半導体装 25 置である。

また、図24はこの3次元半導体装置を、マザーボード基板511上に実装し

た状態を示す断面図である。

15

25

更に、図25はこのマザーボード基板511上に実装された3次元半導体装置のマザーボード基板511と最下段の半導体装置とを接続するはんだバンプ507の周囲にアンダーフィル樹脂508を充填したものである。

5 図26乃至29は、特開2001-196504号公報に記載された従来の他の半導体装置を示す断面図である。この半導体装置は、配線パターン505の両面に熱可塑性絶縁樹脂512が被着されたフレキシブルインターポーザ基板(可撓性基板)506の電極パッド504と、半導体チップ501の電極とを、導電体503によって接続した後、加熱しながらフレキシブルインターポーザ基板(可撓性基板)506を折り曲げ、半導体チップの側面及び裏面に接着させ、ベアチップとほぼ同じサイズの小型半導体パッケージとしたものである。

この半導体装置が図22に示す半導体装置と大きく異なるところは、インターポーザー基板の絶縁体に熱可塑性樹脂を使用している点にある。インターポーザー基板506自体が接着性を有していると共に、加熱すると弾性係数が小さくなるため、基板を折り曲げてチップと接着させるプロセスが図22に示す半導体装置よりも容易であるところである。

また、図27は、図26に示す半導体装置を、はんだバンプ507で積層実装 したもので、ベアチップとほぼ同じサイズの小型3次元半導体装置を示す。

図28はこの3次元半導体装置をマザーボード基板511上に実装した状態を 20 示し、図29は最下段の半導体パッケージとマザーボード基板511との間に絶 縁性樹脂509を充填した状態を示す。

図22に示す半導体パッケージは、薄いインターポーザー基板502を使用することにより、半導体デバイスとほぼ同じ外形寸法の半導体パッケージを形成することが可能である。パッケージサイズを小さくすることは、実装密度を向上させる上では有効な手段であり、本パッケージ構造は小型パッケージを形成する有効な手段の一つといえる。

更に、本パッケージの表裏面には電極パッド504を形成することが可能であり、図20に示すように、アウターバンプ1a、1bを形成することで、図21に示すように、マザーボード基板7に対して平面的にばかりではなく、パッケージ同士を積み重ねて実装する3次元実装が可能となる。同一の半導体デバイスをパッケージ化する場合には、図27に示すような実装構造をとることで、高密度実装が可能になる。

5

10

15

20

25

しかしながら、従来の半導体パッケージは、平面的な実装面積も小さくするこ とが可能であり、3次元実装化することで更に高密度実装化することも可能なパ ッケージ構造であるが、制約事項もある。前述したように同一の半導体デバイス 又は同一の外形寸法をもつ半導体デバイス同士であれば、図27に示すような3 次元実装構造を形成することが可能であるが、異なる外形寸法をもつ半導体デバ イスを3次元実装するには、図21に示すように最下段の半導体パッケージ30 1dに対して上段の半導体パッケージ301a、301b、301cを同一寸法 か、又は小さくすることが望まれる。これは半導体デバイスの積層できる順番に 関して制約が発生するということになる。パッケージ間の接続を担うアウターバ ンプ1aをパッケージ中央部に配置することでパッケージ寸法による積層順位の 自由度を増すことは可能であるが、実装安定性の確保を考慮すると望ましくない。 また、下位にくる半導体パッケージの寸法内に上位の半導体パッケージのアウタ ーバンプの配置が不可能な場合も考えられる。半導体デバイスの出入力端子数の 増加は著しく、下位の半導体パッケージが小さい場合には、上位の半導体デバイ スの電極パッドを接続可能なエリアに配置することが困難な場合がある。また、 可能であっても、非常に微細な配線の引き回しが必要になり、結果的に非常に高 価な半導体パッケージとなってしまい、好ましくない。この引き回しの問題は、 下位の半導体パッケージの寸法が上位の半導体パッケージの寸法を下回る場合以 外にも発生する。半導体デバイスの入出力端子数が極めて大きい場合には、これ をパッケージレベルで実装するのに十分な配線密度に再配線した場合、再配置さ

れた電極パッドを半導体デバイスの面積内に収めることが困難な場合が発生する。 これは再配線を担うインターポーザー基板の設計ルールに影響する問題でもあり、 無理な設計を行った場合は、製造コストに大きく影響し好ましくない。

このような課題を解決する方法として、パッケージサイズを半導体デバイスよりも大きくすることが考えられる。これは、パッケージサイズを半導体デバイスとほぼ同じ大きさにすることが可能であるという特徴に反するようであるが、図20に示すパッケージ構造の特徴は、パッケージの厚さを薄くすることが可能という点にもあり、必要最小限にパッケージ面積を大きくして、薄型パッケージを3次元実装することは、高密度実装の有効な手段の一つといえる。

5

20

25

また、半導体デバイスは製造コストを低減させる手段として、外形寸法を小さくしてウェハ当たりの取り数を増大させる手法を採る。このような設計変更が行われた場合、図20及び図21に示した半導体パッケージでは、半導体パッケージ301a、301b、301c、301dの夫々に設計した可撓性基板101を設計変更する必要がある。また、一部の半導体デバイスに変更が生じた場合でも、その上位又は下位にある半導体パッケージに使用される可撓性基板の設計を変更する必要が生じる。

このような課題を解決する方法としても、パッケージサイズを半導体デバイスに依存せず、一定のパッケージサイズに統一する、電極パッド位置を一定にするなどのパッケージサイズの標準化が望まれ、このためにもパッケージサイズを半導体デバイスよりも大きくする構造が望まれる。

また、半導体デバイスの入出力端子数が非常に大きい場合であって、これをパッケージレベルで実装するのに十分な配線密度に再配線した場合、再配線された電極パッドは半導体デバイスの面積内に収めることが可能であるが、再配線を単層で行うことが困難な場合もある。従来、配線パターンの両面に絶縁フィルムを張り合わせてなる可撓性基板は、配線部に関しては単層で形成されている。配線密度が低い場合は、単層での引きまわしは可能であるが配線密度が増加し、入出

力端子を格子状に配置し、かつ、その格子状の配置の1篇の配置数が増大した場合、その配列には引き回しの可否が生じる。このため、配列に制約が生じる。このような課題を解決する方法として、使用する可撓性基板に設計の自由度を増加させる工夫が必要となる。

5

20

25

発明の開示

本発明の目的は、半導体パッケージの外形寸法及び再配線の設計自由度を半導体デバイスに依存しないものとし、3次元実装化を容易にする半導体パッケージ 及び3次元積層型半導体パッケージを提供することにある。

本発明に係る半導体パッケージは、回路面上に1又は複数の電極が形成された半導体デバイスと、配線パターンの片面又は両面に熱可塑性の絶縁層を有する可撓性基板とを有し、前記可撓性基板に設けられた電極が前記半導体デバイスの所定の電極に接続されると共に前記熱可塑性絶縁層により封止され、前記可撓性基板が折り曲げられて、前記電極の形成面とその他の面に電極を設けることを可能にする半導体パッケージにおいて、前記可撓性基板には少なくとも2層以上の回路パターンが形成されていることを特徴とする。

この半導体パッケージにおいて、前記可撓性基板の折り曲げ部又は折り曲げ部を含む領域に、溝又は配線層数が少ない部位を形成することが好ましい。また、前記可撓性基板にキャビティが形成され、前記キャビティ部に前記半導体デバイスが収容されるように構成することができる。

本発明に係る他の半導体パッケージは、回路面上に1又は複数の電極が形成された半導体デバイスと、配線パターンの片面又は両面に熱可塑性の絶縁材料を有する可撓性基板からなり、前記可撓性基板に設けられた電極が前記半導体デバイスの所定の電極に接続されると共に前記熱可塑性の絶縁材料により封止され、かつ、前記可撓性基板が折り曲げられて、前記電極の形成面とその他の面に電極を設けることを可能にする半導体パッケージにおいて、折り曲げられた可撓性基板

同士が直接接着される部位を含むことを特徴とする。

5

この半導体パッケージにおいて、前記可撓性基板が折り曲げられ、直接接着されることによって生じる凹部に半導体デバイスを収容することができる。

また、本発明に係る積層型半導体パッケージは、上述の本発明に係る半導体パッケージが、複数個、前記電極を介して電気的に接続されると共に、3次元的に積層されていることを特徴とする。この場合に、複数個の半導体パッケージは、同じ構造のものでも良いし、構造が異なる半導体パッケージを複数個積層したものでもよい。

本発明においては、上記課題を解決するために、半導体パッケージに使用する 10 可撓性基板に少なくとも2層以上の配線パターンが形成された可撓性基板を使用 する。また、2層以上の配線パターンが形成された可撓性基板を使用した場合に、 この可撓性基板を半導体デバイスの外形に沿って折り曲げた構造にするために、 折り曲げを容易にするために、この折り曲げ部に溝を形成するか、又は配線層数 を小さくして薄層部を形成する。

15 また、可撓性基板に複数の配線層を導入することによる可撓性基板の厚さの増加、即ち半導体パッケージの厚さの増加を低減する手段として、可撓性基板にキャビティを形成する構造を導入する。

また、半導体パッケージの外形寸法を自由に選定できるように、折り曲げられた可撓性基板同士が直接接着される構造を導入する。

20 本発明の半導体パッケージによれば、外形寸法及び半導体パッケージ間の接続を担うアウターバンプの配置を自由に設計することが可能になり、外形寸法及び 入出力端子数が異なる異種半導体デバイスをパッケージ化して3次元的に実装す ることが可能となる。

即ち、本発明の半導体パッケージ及び積層半導体パッケージによれば、複数の 25 半導体デバイスを薄型化したパッケージに収めることが可能となると共に、半導 体デバイスの入出力端子数及び外形寸法等からの制約を受けることなく積層して 3次元パッケージ化することが可能になる。また、本発明によれば、パッケージ サイズ及びアウターバンプ位置を標準化することが可能になる。

図面の簡単な説明

- 5 図1は本発明の第1実施形態に係る半導体パッケージを示す断面図である。
 - 図2は可撓性基板の製造工程を示す斜視図である。
 - 図3は同じく、可撓性基板の製造工程を示す断面図である。
 - 図4は同じく、可撓性基板の製造工程を示す断面図である。
 - 図5は同じく、可撓性基板の製造工程を示す断面図である。
- 10 図6は可撓性基板を示す断面図である。
 - 図7は同じく、可撓性基板を示す断面図である。
 - 図8は同じく、可撓性基板を示す断面図である。
 - 図9は本発明の第2実施形態に係る半導体パッケージの組み立て工程を示す断面図である。
- 15 図10は本発明の第2実施形態に係る半導体パッケージを示す断面図である。
 - 図11は本発明の第3実施形態に係る半導体パッケージの組み立て工程を示す 断面図である。
 - 図12は本発明の第3実施形態に係る半導体パッケージを示す断面図である。
- 図13は本発明の第4実施形態に係る半導体パッケージの組み立て工程を示す 20 断面図である。
 - 図14は本発明の第4実施形態に係る半導体パッケージを示す断面図である。
 - 図15はこの半導体パッケージを積層した積層半導体パッケージを示す断面図である。
- 図16は本発明の第5実施形態に係る半導体パッケージの組み立て工程を示す 25 断面図である。
 - 図17は本発明の第5実施形態に係る半導体パッケージを示す断面図である。

図18は本発明の第6実施形態に係る半導体パッケージの組み立て工程を示す 断面図である。

図19は本発明の第6実施形態に係る半導体パッケージを使用して積層した積 層半導体パッケージを示す断面図である。

- 5 図20は半導体パッケージを示す断面図である。
 - 図21はこの半導体パッケージを積層した積層型半導体パッケージを示す断面 図である。
 - 図22は従来の半導体パッケージを示す断面図である。
 - 図23はこの従来の半導体パッケージを積層した状態を示す断面図である。
- 10 図24はこの積層型半導体パッケージをマザーボード基板上に実装した状態を 示す断面図である。
 - 図25はアンダーフィル樹脂を充填した状態を示す断面図である。
 - 図26は従来の他の半導体パッケージを示す断面図である。
 - 図27はこの従来の半導体パッケージを積層した状態を示す断面図である。
- 15 図28はこの積層型半導体パッケージをマザーボード基板上に実装した状態を 示す断面図である。
 - 図29は絶縁性樹脂を充填した状態を示す断面図である。

発明を実施するための最良の形態

20 以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。 図1は本実施形態の半導体パッケージ301を示す断面図である。半導体チップ 6の回路面上には、1又は複数の電極が形成されており、この半導体チップ6の 周囲に可撓性基板101が配置されている。この可撓性基板101には、絶縁層 5の表裏両面に、1対の配線3が形成されており、この配線3の外側に更に熱可 塑性樹脂層4が被覆されている。なお、この可撓性基板101における外側に配 置された熱可塑性樹脂層4の代わりに、絶縁層5と同様の通常の絶縁材料からな る絶縁層を配置しても良い。1対の配線3は絶縁層5に形成したヴィア9を介して適宜接続されている。また、可撓性基板101の内側の配線3と半導体チップ6のインナーバンプ2とが接続されており、外側の配線3に形成した電極パッド8には、アウターバンプ1が接合されている。インナーバンプ2は熱可塑性の絶縁性樹脂からならなる熱可塑性樹脂層4内に封止されている。可撓性基板101は、半導体チップ6の周囲に折り曲げられており、半導体チップ6の電極形成面に整合する面と、その他の面の所定位置に、電極が形成されている。可撓性基板101の配線3は、回路パターンを構成するものであるが、上記実施形態のように2層ではなく、3層以上の多層であってもよい。

5

10 可撓性基板101と半導体チップ6とは、半導体チップ6の電極上に予め形成されたインナーバンプ2を介して接続される。この際、可撓性基板101の半導体チップ6と接する面には熱可塑性樹脂層4が形成されており、接続時に熱を印加する方法により、接続と同時に接続部が熱可塑性樹脂により封止される。また、加熱しながら可撓性基板101を半導体チップ6に沿って折り曲げることにより、半導体パッケージ301を容易に形成することができる。

次に、可撓性基板101の形成方法について説明する。この可撓性基板101 は、折り曲げ部分又は折り曲げ部分を含む領域が、溝又は配線層数が少ない薄層 部102となっている点が図1に示す可撓性基板と異なる。可撓性基板101は、図2に示すように、絶縁樹脂シート14と金属箔10とを張り合わせた後、図3 に示すように、金属箔10をエッチングして、配線パターン11、アウターパッド12及びインナーパッド13を形成し、これらを複数枚張り合わせることにより形成される。インナーパッド13及びアウターパッド12に整合する位置の絶縁性樹脂シート14に設ける開口部は、予め絶縁性樹脂シート14に加工しておくか、又は絶縁樹脂シート14と金属箔10とを張り合わせた後に加工する。加工方法としては、エッチング、レーザ加工、又はパンチング(打ち抜き加工)等の機械加工があり、更に、絶縁性樹脂シート14に感光性樹脂を使用すれば、こ

の感光性樹脂をフォトリソグラフィ技術で加工することにより開口部を形成する こともできる。しかし、加工精度及び加工コストの点から、レーザ加工により開 口部を形成することが望ましい。

可撓性基板101に形成される配線が単層である場合、薄い熱可塑性樹脂層と 配線層となる金属箔、及び薄い絶縁樹脂層又は薄い熱可塑性樹脂層で可撓性基板 5 は構成されるため、加熱して折り曲げることにより容易に折り曲げと接着が可能 である。配線層となる金属箔としては、銅、金、アルミニウム等の金属を用いる ことが可能であり、このほか、導電体であればいずれの金属でも良いが、導電率 が高く、加工性に優れ、かつ安価である銅が好適である。また、その厚さは数百 μ mのオーダーでの加工が可能であるが、38 μ m、18 μ m、10 μ m又は5 10 μmという厚さでの加工の方が折り曲げ易く、組立後の半導体パッケージの厚さ を薄くすることができ、好適である。また、熱可塑性樹脂及び絶縁樹脂層の厚さ は、百数十μ mのオーダーでの加工が可能であるが、50μ m以下の厚さにする ほうが折り曲げ易く、組立後の半導体パッケージの厚さを薄くできて好適である。 $25 \mu m$ 以下、更には $10 \mu m$ 以下の厚さにすると、パッケージの薄型化の点で 15 好適である。熱可塑性樹脂としては、ポリイミド、ポリアミド、エポキシ樹脂、 又はシリコーン樹脂等の熱可塑性を有するものであれば良く、これらの複合体で も良い。耐熱性及び加工性などの点からポリイミドを主体とする樹脂であること が望ましい。

 可撓性基板101に多数の配線を形成する場合、折り曲げを容易にするために 絶縁樹脂層に熱可塑性樹脂を使用し、絶縁樹脂層と金属箔層のいずれもできる限 り薄くすることが望ましい。但し、可撓性基板の製造安定性の確保及び低コスト 化の観点から、可撓性基板の折り曲げ部分又は折り曲げ部分を含む領域に、溝又 は配線層数が異なる部位を形成する。即ち、折り曲げに寄与する部分を単層又は それに近い形状にして折り曲げを容易にする。又は、再配線に必要な部分にのみ 多層配線部分を用意し、折り曲げ部分を含むその他の部分を単層又はそれに近い 形状にする。

5

10

20

25

可撓性基板101は前述したように絶縁性樹脂シート14と金属箔10とを張り合わせて形成するが、配線パターン11等を形成した後の工程で、図4に示すように、予め打ち抜き部15を形成した絶縁性樹脂シート14を張り合わせることで、このような溝部を形成することが可能である。この溝を形成した後、図5に示すように、可撓性基板101を適当な切断部17で切断することにより折り曲げが容易な可撓性基板101を作製することができる。

また、このような溝と、適当な加工が施された配線3と、熱可塑性樹脂層4及び絶縁樹脂層5との組み合わせにより、図6乃至図8に示すような構造を形成することが可能である。図6は上層の熱可塑性樹脂層4に溝102を形成し、図7は上層の熱可塑性樹脂層4と中間の絶縁樹脂層5に溝102を形成し、図8は上層の熱可塑性樹脂層4と下層の熱可塑性樹脂層4に溝102を形成したものである。

また、同様の工法を折り曲げ部の溝の形成に適用する他、半導体チップ6が接 15 続される部分のキャビティの形成に適用することにより、半導体チップ6が可撓 性基板101のキャビティに埋め込まれた構造を形成することも可能である。

図9及び図10は本発明の第2実施形態を示す断面図である。図9は、図6又は図7に示すように、一方の面の熱可塑性樹脂層4及び配線3に溝を形成した可撓性基板102を使用して半導体パッケージを形成する過程を示す断面図、図10は組立後の半導体パッケージを示す断面図である。図9,10に示す可撓性基板101は、中心に配線3を配置し、その両面に絶縁層5を形成し、更にこの絶縁層5の両外側に夫々配線3を配置し、この配線3の各外側に熱可塑性樹脂層4を配置したものであり、配線が3層構造のものである。この可撓性基板101の下面の熱可塑性樹脂層4と、2層の配線3と、更に中間の配線3とが、半導体チップ6の下面の側方部分で除去され、この部分は熱可塑性樹脂層間絶縁膜埋込膜4と、配線3と、絶縁層5とのみが存在する薄層部102である。そこで、図1

10

15

20

25

0に矢印¥1, ¥2で示すように、最上層の熱可塑性樹脂層4が半導体チップ6の側面及び上面に接触するように、可撓性基板101を折り返すことにより、半導体パッケージ301が組み立てられる。この半導体パッケージ301においては、その側面の部分の可撓性基板101が、半導体チップ6の下面の部分の半分の厚さを有する薄層部102であるので、半導体チップ6の側面のように曲げが強くなる部分でも、容易に曲げることができる。

以下、この図9及び図10に示す半導体パッケージの製造方法の一例について 説明する。例えば、半導体デバイスとして、寸法が異なるメモリ系LSIを3種、 ロジック系LSIを1種用意する。例えば、メモリ系LSIは外形寸法5mmか ら10mm程度で、入出力端指数は約50ピンであり、ロジック系LSIは外形 寸法約10mm、入出力端指数約400ピンである。LSIは例えば50 μ mに 研磨加工され、各入出力端子には金バンプを形成する。

可撓性基板としては、例えば、厚さが 18μ mの銅箔に、厚さが約 20μ mの 熱可塑性ポリイミドを表裏面に形成した基板を作製する。インナーバンプ及びア ウターバンプを接続する箇所には、熱可塑性ポリイミドにレーザ加工で穴あけを 行うと共に、通常の各種前処理を行った後に、バリアメタルとしてNiメッキ及 びAuメッキを施す。

メモリ系LSI用の可撓性基板は配線層を単層で形成するが、ロジック系LSI用の可撓性基板101は、図9及び10に示すように、配線層を3層で形成する。また、ロジック系LSI用の可撓性基板101には、半導体チップ6の外周に沿って可撓性基板101を折り曲げる際に折り曲げ部となる部分に溝を形成し、単層となる薄層部102を形成する。

先ず、LSIを可撓性基板に搭載するが、搭載には通常のフリップチップマウンターを使用することができる。加温可能なステージ上に可撓性基板を真空吸着で固定し、カメラによる位置合せを行った上でLSIを搭載する。この搭載においては、Auバンプが可撓性基板の電極パッドに接合できるような圧力をかける

10

15

20

と共に加熱を行う。この加熱は十分に熱可塑性ポリイミドの流動性が発現するような温度に設定しておくことで、Auバンプ部の接合と共に、接合部の封止を行う。

1 3

次いで、可撓性基板101を半導体チップ6の外周部に沿って折り曲げ、半導体パッケージ301を形成する。可撓性基板を半導体チップ6の一辺に沿って折り曲げ、半導体チップ6の反対面に、十分に加温した治具で可撓性基板を押さえつけることで固定する。ロジック系LSI用の可撓性基板については、予め折り曲げ部分に薄層部102が形成されており、メモリ系LSIのパッケージと同様に折り曲げ形成することが可能となる。

十分に可撓性基板を冷却した後に、フリップチップマウンターのステージからサンプルを取り出し、外周部に予め形成してあるアウターバンプ用の電極パッドにフラックスを塗布し、そこにはんだボール1a、1bを搭載する。はんだボールとしては、例えば、SnPb共晶組成の直径0.3mmのものを使用することができるが、SnPb系以外の組成、例えば、Sn-Ag系、Sn-Zn系等のPbフリーはんだ等を使用することもできる。はんだボールを搭載した後、リフロー炉に投入することにより、半導体パッケージにはんだバンプ(アウターバンプ)を形成する。リフロー炉に投入した後、半導体パッケージを洗浄、乾燥する。こうして作製した4枚の半導体パッケージを積層し、リフロー工程を経ることで、3次元実装された積層半導体パッケージを得ることができる。こうして得られた半導体パッケージは、ロジック系LSIの入出力端指数が400と多く、0.5mmピッチの完全エリアアレイで外部端子を形成する必要があるにもかかわらず、ほぼLSIの外形寸法でパッケージ化することができる。また、4枚の半導体パッケージを3次元的に実装することが可能となる。

図11及び図12は本発明の第3実施形態を示す断面図である。この第3実施 25 形態の半導体パッケージは、上記第2実施形態と同様の構造の半導体パッケージ であるが、可撓性基板101がその半導体チップ6が接合される部分に3層配線

10

15

20

構造を残し、この部分から外れる部分は全ての単層配線の薄層部102としている点と、可撓性基板101の両端部に設けられるハンダボール1aが、3層配線の最下層の配線ではなく、最上層の配線(単層)に直接接合されている点とが異なる。この可撓性基板101も、半導体チップ6の側面の折り曲げ部は、薄層部102となっているので、折り曲げ形成が容易である。

次に、この構造の半導体パッケージの製造方法の一例について説明する。半導体デバイスとして、メモリ系LSIを1種、ロジック系LSIを1種用意する。メモリ系LSIは外形寸法約5mm×10mmで、入出力端指数は約50ピンであり、ロジック系LSIは外形寸法約10mm×100mm、入出力端指数が約200ピンである。各LSIは50 μ mに研磨加工され、また、各入出力端子には金バンプを形成する。

可撓性基板としては、厚さが 18μ mの銅箔に、厚さが約 20μ mで熱可塑性ポリイミドを表裏面に形成した基板を作製する。インナーバンプ及びアウターバンプを接続する箇所の熱可塑性ポリイミドには、レーザ加工で穴あけを行うと共に、通常の各種前処理を行った後に、バリアメタルとしてNiメッキ及びAuメッキを施す。

メモリ系LSI用の可撓性基板は配線層を単層で形成するが、ロジック系LSI用の可撓性基板101は図11及び図12に示すように配線層を3層で形成する。また、ロジック系LSI用の可撓性基板101は、半導体チップ6が実装されるエリアのみに3層の配線を形成し、他の部分は単層とする。

図9,10に示す実施形態と同様に、LSIを可撓性基板に搭載し、可撓性基板101を半導体チップ6の外周部に沿って折り曲げ、半導体パッケージ301を形成する。ロジック系LSI用の可撓性基板101は、折り曲げ部が単層となっており、メモリ系LSIと同様に折り曲げが容易である。

25 また、アウターバンプを形成し、半導体パッケージの積層を行う。こうして得られた2枚の半導体パッケージは、ロジック系LSIの入出力端子数が200と

10

20

多数であるが、十分LSI実装エリアにアウターバンプを配置し、配線を引き回すことが可能である。また、これらの半導体パッケージを積層することで、3次元パッケージを形成することが可能となる。

次に、本発明の第4実施形態について説明する。図13万至図15はこの第4 実施形態の半導体パッケージを示す断面図である。この半導体パッケージは、半 導体デバイスと、配線パターンの片面又は両面に熱可塑性の絶縁材料を有する可 撓性基板からなり、前記可撓性基板に設けられた電極が前記半導体デバイスの所 定の電極に接続されると共に前記熱可塑性の絶縁材料により封止され、かつ、前 記可撓性基板が折り曲げられて、前記電極の形成面とその他の面に電極を設ける ことを可能にする半導体パッケージであって、折り曲げられた可撓性基板同士が 直接接着される部位を含むことを特徴としている。

即ち、可撓性基板101を半導体チップ6の外周部に沿って折り曲げることにより半導体チップ6とほぼ同じ外形寸法の半導体パッケージ301を作製することが可能になるが、半導体チップ6の外形寸法よりも外側の所定の位置(X1、

15 X 2) で可撓性基板101を折り曲げ、可撓性基板101を熱可塑性樹脂層4同 士で張り合わせている。


このようなパッケージ構造とした場合、外形寸法が半導体チップ6よりも大きくなるというデメリットがあるが、半導体パッケージとしては薄型となると共に、半導体パッケージの下面に、多数の電極パッド8bを形成することが可能になる。即ち、本実施形態は、入出力ピン数が多い半導体デバイスに対応が可能になるといったメリットがある。また、このような半導体デバイスを複数パッケージ化して3次元的に実装する場合、半導体デバイスの外形寸法及び入出力ピン数の数量にかかわらず、実装することが可能になる。

このような半導体パッケージは、半導体チップ6を可撓性基板101に接続し

25 た後、可撓性基板の所定の位置(X1、X2)を押さえて、加熱しながら、その

外周部を矢印Y1、Y2の方向に折り曲げることで形成が可能である。また、予

25



め、可撓性基板101に折り曲げ加工を施しておき、その後、半導体チップ6を 搭載することも可能である。

以上説明した半導体パッケージの構造は、それぞれ単独で用いてもよいが、1 つの半導体パッケージに複数の特徴を盛り込んで作製してもよい。また、こうし て作製された半導体パッケージを、図15に示すように、3次元的に実装して積 層型半導体パッケージを形成できる。

次に、この図13,14に示す半導体パッケージの製造方法の一例について説明する。外形寸法が5mm×5mm、入出力端子数が100の半導体チップ6を使用し、図13及び図14に示すような半導体パッケージを作製する。

- 10 可撓性基板101には半導体チップ6が接続されるパッドを熱可塑性樹脂形成 面に形成し、反対面にアウターバンプ1用の電極パッド8a、8bを形成する。 電極パッド8aは、3次元実装する場合の接続に用い、電極パッド8bはマザー ボード7への実装用であるが、入出力端子数が多いため、電極パッド8bは半導 体チップ6の実装エリアの外側まで配置した。
- 次に、半導体チップ6を、予め半導体チップ6に形成しておいた金バンプによるインナーバンプ2を介して可撓性基板101に接続する。この際、図9及び図10と同様の方法により、接続と封止を同時に実施することができる。次いで、可撓性基板101を治具に固定する。治具は可撓性基板101の所定の折り曲げ部X1とX2に挟まれた部分のみを固定し、その外周部は固定しない。固定されないX1及びX2の外周部を加熱可能な別の治具で矢印Y1、Y2の方向に折り曲げ、可撓性基板101自身に押圧し、加熱により貼り付けを行う。

折り曲げ部X1、X2は予め半導体チップ6と重ならないような位置に設計しており、図14に示すように、半導体チップ6が可撓性基板101に囲まれる形状とすることができる。また、可撓性基板101に用いた配線層は、例えば、18 μ mの銅箔、樹脂層の厚みは20 μ mとする。半導体チップ6を約60 μ mの厚さに研磨等により薄化しておくことにより、ほぼ可撓性基板101を折り曲げ

10

15

たときの厚さに収めることが可能となる。

図15に示すように、こうして得られた半導体パッケージ301dは、外形寸法の大きな半導体チップ6a、6b、6cを使用して、その外形寸法に合せて作製した半導体パッケージ301a、301b、301cと3次元実装することが可能であり、積層半導体パッケージ401を構成することができる。

図16及び図17は本発明の第5実施形態に係る半導体パッケージを示す断面図である。この図16及び図17を参照して本実施形態の半導体パッケージの製造方法について説明する。多層配線化した可撓性基板101に図16に示すような薄層部102とキャビティ103を形成する。可撓性基板101の配線層は、例えば、約20 μ mの銅箔で形成し、各絶縁性樹脂層5及び熱可塑性樹脂層4は約20 μ mの厚さで形成する。薄層部102は配線が単層となるようにしておき、キャビティ103は実装する半導体チップ6の外形寸法に合せて設計する。

撓性基板101の所定の位置に接続し、接着した後、薄層部102の中央X1, X2において、矢印Y1、Y2の方向に可撓性基板101を折り曲げる。折り曲 げ時には加熱可能な治具で可撓性基板101を押印し、熱可塑性樹脂4により可 撓性基板101を可撓性基板101及び半導体チップ6に接着させる。

厚さを約60μmに調整した半導体チップ6を、実施例1と同様の方法にて可

こうして得られた半導体パッケージ301は、パッケージの両面に多数の電極パッド8a、8bを配置し、電気的に引き回すことが可能であり、半導体チップ 6の入出力端子数に拘わらず、半導体パッケージ301の作製が可能となる。また、これらの半導体パッケージを3次元的に実装する場合、上位並びに下位に実装する半導体パッケージに対しても接続用のバンプを多数形成することが可能であり、かつ、半導体デバイスの外形寸法によらずにパッケージ外形寸法を設定することが可能となり、設計自由度があるパッケージを実現することが可能となる。次に、図18を参照して、本発明の第6実施形態に係る半導体パッケージについて説明する。可撓性基板101には、折り曲げ部に薄層部102が、半導体チ

ップ6 a の実装部にキャビティ103が形成されている。可撓性基板101には2つの半導体デバイスが実装されているが、半導体チップ6 a はキャビティ103に実装される。これにより、もう一つの半導体チップ6 b は可撓性基板101の同一面上に実装が可能なり、薄層部102で折り曲げられ、半導体チップ6 b に沿って接着されることにより、半導体パッケージ301が形成される。

このようにして得られた半導体パッケージ301は、多層配線化されたエリアにより多数の電極パッド8a、8bの形成が可能になり、既電極パッドに形成されるアウターバンプ1a、1bを介して3次元実装が可能となる。

図19は本発明の第7実施形態に係る積層半導体パッケージを示す断面図である。半導体パッケージ301eは図18に示す複数の半導体デバイスを含む半導体パッケージであり、この半導体パッケージ301eの上に、図17に示す半導体パッケージを搭載し、更にその上に、図14に示す半導体パッケージを搭載し、更にその上に、図14に示す半導体パッケージを搭載し、更にその上に、図1に示す半導体パッケージを2段搭載したものである。この3次元実装の半導体パッケージは、マザーボード7上に実装されている。

15 このように本発明の半導体パッケージを組み合わせることにより、半導体デバイスの入出力端子数及び外形寸法に寄らず、3次元実装可能な半導体パッケージを作製することが可能となる。

請求の範囲

 回路面上に1又は複数のデバイス側電極が形成された半導体デバイスと、 配線パターンとこの配線パターンの片面又は両面に設けられた熱可塑性の絶縁
 層とを有して前記半導体デバイスの周囲に折り曲げられる可撓性基板と、 を有し、

前記可撓性基板は、前記半導体デバイス側の面に設けられて前記半導体デバイスの前記デバイス側電極に接続されると共に前記熱可塑性絶縁層により封止された第1電極と、前記第1電極が設けられた面とは異なる面に設けられた第2電極と、を有し、

前記可撓性基板には少なくとも2層以上の配線パターンが形成されていること を特徴とする半導体パッケージ。

- 2. 前記可撓性基板の折り曲げ部又は折り曲げ部を含む領域に、溝又は配線層数が少ない部位が形成されていることを特徴とする請求項1に記載の半導体パッケージ。
- 3. 前記可撓性基板にキャビティが形成され、前記キャビティ部に前記半導体デバイスが収容されることを特徴とする請求項2に記載の半導体パッケージ。
- 4. 前記可撓性基板は、折り曲げられた可撓性基板同士が直接接着される部位を含むことを特徴とする請求項2に記載の半導体パッケージ。
- 20 5. 前記可撓性基板にキャビティが形成され、前記キャビティ部に前記半導体 デバイスが収容されることを特徴とする請求項1に記載の半導体パッケージ。
 - 6. 回路面上に1又は複数のデバイス側電極が形成された半導体デバイスと、 配線パターンとこの配線パターンの片面又は両面に設けられた熱可塑性の絶縁 層とを有し、前記半導体デバイスの周囲に折り曲げられる可撓性基板と、

25 を有し、

10

15


前記可撓性基板は、前記半導体デバイス側の面に設けられ、前記半導体デバイ

スのデバイス側電極に接続されると共に前記熱可塑性絶縁層により封止された第 1電極と、前記第1電極が設けられた面とは異なる面に設けられた第2電極と、 を有し、


前記可撓性基板は、折り曲げられた可撓性基板同士が直接接着される部位を含むことを特徴とする半導体パッケージ。

- 7. 前記可撓性基板が折り曲げられ、直接接着されることによって生じる凹部 に半導体デバイスを収容することを特徴とする請求項6に記載の半導体パッケージ。
- 8. 前記請求項1乃至7のいずれかに記載の同種又は別種の複数個の半導体パ 10 ッケージが、前記電極を介して電気的に接続されると共に、3次元的に積層され ていることを特徴とする積層型半導体パッケージ。


第 1 図




第 2 図




第 3 図




第 4 図




第 5 図




第 6 図




第 7 図




第 8 図




第 9 図




第 10 図




第 11 図




第 12 図




第 13 図




第 14 図




第 15 図




第 16 図




第 17 図




第 18 図




第 19 図




第 20 図




第 21 図




第 22 図







第 24 図




第 25 図







第 27 図



第 28 図



第 29 図



A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L25/065, H01L25/07, H01L25/18					
According to International Patent Classification (IPC) or to both national classification and IPC					
	S SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L25/065, H01L25/07, H01L25/18					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004					
Electronic d	ata base consulted during the international search (nam	e of data base and, where practicable, sea	rch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap		Relevant to claim No.		
X Y	JP 8-340021 A (Hitachi, Ltd. 24 December, 1996 (24.12.96), Par. Nos. [0030] to [0045], [Fig. 14 (Family: none)		1,6,8 2-5,8		
Y	JP 8-335663 A (Sony Corp.), 17 December, 1996 (17.12.96), Par. Nos. [0031] to [0033], [(Family: none)		2-5,8		
	JP 2001-308261 A (Seiko Epso 02 November, 2001 (02.11.01), Par. Nos. [0012] to [0028] & US 2003/151127 A1		3-5,8		
X Furth	er documents are listed in the continuation of Box C.	See patent family annex.	<u></u>		
"A" docum conside "E" earlier	l categories of cited documents: ent defining the general state of the art which is not ered to be of particular relevance document but published on or after the international filing	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive			
cited to special "O" docum means	ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other	"Y" document of particular relevance; the considered to involve an inventive step combined with one or more other such combination being obvious to a person	e claimed invention cannot be p when the document is a document is		
"P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed					
Date of the actual completion of the international search 19 February, 2004 (19.02.04) Date of mailing of the international search report 09 March, 2004 (09.03.04)					
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			



Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to	Relevant to claim No.	
02 July, 1991 (02.07.91), Column 19, line 35 to column 20, line 31; Figs. 46, 49(a) to 49(f) & JP 2-134859 A & KR 9707129 B1 A JP 6-97225 A (Toshiba Corp.), 08 April, 1994 (08.04.94), Full text		
Figs. 46, 49(a) to 49(f) & JP 2-134859 A & KR 9707129 B1 A JP 6-97225 A (Toshiba Corp.), 08 April, 1994 (08.04.94), Full text		
& JP 2-134859 A & KR 9707129 B1 JP 6-97225 A (Toshiba Corp.), 08 April, 1994 (08.04.94), Full text		
08 April, 1994 (08.04.94), Full text		
08 April, 1994 (08.04.94), Full text	·8	
	•	
	•	

国際出願番号 国際 **[**/JP03/14731 報告 発明の属する分野の分類(国際特許分類(IPC)) Α. Int. Cl' H01L 25/065, H01L 25/07, H01L 25/18 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H01L 25/065, H01L 25/07, H01L 25/18 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 X JP 8-340021 A (株式会社日立製作所) 1996.12.24 1, 6, 8 【0030】-【0045】【0058】【0059】【図14】 Y (ファミリーなし) 2-5, 8Y JP 8-335663 A (ソニー株式会社) 1996.12.17 2-5.8 [0031] - [0033] [0046](ファミリーなし) C欄の続きにも文献が列挙されている。 1 パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献

国際調査報告の発送日

特許庁審査官(権限のある職員)

電話番号 03-3581-1101 内線 3469

今井 拓也

09. 3. 2004

4R | 9169

様式PCT/ISA/210 (第2ページ) (1998年7月)

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

19.02.2004

国際調査を完了した日

国際調査機関の名称及びあて先

		14/31	
	関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y	JP 2001-308261 A (セイコーエプソン株式会社) 2001.11.02 【0012】-【0028】 &US 2003/151127 A1	3-5, 8	
x	US 5028986 A (HITACHI Ltd.) 1991.07.02 第19欄第35行一第20欄第31行, FIG. 46, FIG. 49 (a) -FIG. 49 (f) &JP 2-134859 A &KR 9707129 B1	6-8	
A	JP 6-97225 A (株式会社東芝) 1994.04.08 全文 (ファミリーなし)	1-8	
		- '	
	·		